IBM의 새 0.7나노미터 칩, TSMC의 2나노미터를 우습게 만들다!

⏱ 00:51IBM은 손톱 크기에 약 1,000억 트랜지스터를 넣은 0.7나노미터 기술을 발표했다. 0.7나노미터는 실제 폭이 아닌 세대명이며, 핵심은 미세화의 한계를 수직 적층으로 넘으려는 나노스택이다.

⏱ 03:06나노스택은 N형·P형 트랜지스터를 별도 웨이퍼에서 완성한 뒤 접합해 고온 공정의 손상을 피하고 재료를 독립적으로 최적화한다. 반데르발스 힘과 가열로 결합하며, 30나노미터 미만 산화막·완벽한 청정도·나노미터 정렬이 필요하다.

⏱ 06:12IBM은 2나노미터 대비 성능 최대 50% 향상 또는 에너지 효율 최대 70% 개선, SRAM 40% 축소를 제시한다. 메모리와 논리 회로의 거리를 줄이면 음식값보다 배달비가 큰 상황에 비유되는 AI 데이터 이동 전력을 낮출 수 있다.

⏱ 08:29아직 인버터와 접합을 검증한 연구 시연으로, 양산은 별개 과제다. 장비 업체와의 협력, 빠르면 5년이라는 생산 전망, 경쟁사들의 적층 개발을 함께 보아야 한다.

⏱ 00:00IBM이 반도체 업계의 많은 사람이 아직 몇 년은 더 걸릴 것이라고 생각했던 일을 해냈습니다. IBM이 0.7나노미터 노드라고 부르는 공정에서 작동하는 칩을 만든 것입니다. 7옹스트롬에 해당하는 숫자입니다. 지금 이 숫자가 낯설어도 괜찮습니다. 이 설명을 끝까지 보면 기술자들이 왜 이렇게 흥분하는지, 그리고 이것이 이번 10년 동안 컴퓨팅 분야에서 일어난 가장 중요한 사건 중 하나가 될 수 있는 이유를 이해하게 될 것입니다.

⏱ 00:512026년 6월 25일, IBM은 세계 최초의 1나노미터 미만 칩 기술을 발표했습니다. 대표 수치부터 쉽게 실감하기 어렵습니다. 손톱만 한 칩 하나에 거의 1,000억 개의 트랜지스터를 집적했다는 것입니다. 이는 IBM이 2021년에 공개했던 2나노미터 칩의 집적도와 비교하면 대략 두 배입니다. 4년 만에 두 배가 됐다는 설명입니다. 다만 이름의 의미부터 분명하게 짚어야 합니다. 0.7나노미터는 칩 안에 있는 어떤 부분의 실제 폭을 나타내는 수치가 아닙니다.

⏱ 01:24IBM 스스로도 밝혔듯, 노드 이름이 실제 물리적 치수를 나타내지 않게 된 것은 이미 여러 해 전의 일입니다. 요즘은 산업계의 명칭이자 세대 구분이며, 어느 정도는 브랜드 역할도 합니다. 실리콘에 폭이 0.7나노미터인 작은 구조를 새겼다고 주장하는 것이 아닙니다. 실제로 해낸 일은 숫자 하나보다 훨씬 흥미롭습니다. 약 60년 동안 반도체 업계 전체가 따랐던 생각은 아주 단순했습니다. 트랜지스터를 더 작게 만들고 더 많이 넣어 속도를 높이면서 전력 소비는 낮추고, 그 과정을 반복하는 것입니다. 무어의 법칙을 한마디로 설명하면 이렇습니다. 수십 년간 이 방식이 잘 작동한 덕분에 지금 주머니 속 스마트폰이 1990년대 슈퍼컴퓨터를 무색하게 할 수 있습니다.

⏱ 02:12그런데 이제 벽에 부딪혔습니다. 단일 트랜지스터 내부 채널의 폭이 실리콘 원자 약 15개에 불과한 규모를 다루고 있습니다. 고작 15개입니다. 계속 작게 만들다 보면 결국 원자 자체가 부족해지므로 미세화를 영원히 이어 갈 수는 없습니다. 전자가 가지 말아야 할 곳으로 새어 나가기 시작하고, 발열은 골칫거리가 되며, 물리 법칙이 더는 뜻대로 따라주지 않습니다. 업계는 이런 한계가 다가온다는 사실을 오랫동안 지켜봤고, 질문도 늘 같았습니다. 더 작게 만들 수 없으면 어떻게 해야 할까요? IBM의 대답은 이렇습니다. 그렇다면 크기를 줄이는 대신 위로 쌓겠다는 것입니다.

⏱ 02:53제가 특히 흥미롭게 보는 대목입니다. 여기서 진정한 돌파구는 크기 자체보다 구조에 있습니다. IBM은 이를 나노스택(NanoStack)이라고 부릅니다. 지금까지처럼 평평한 표면에 트랜지스터를 나란히 놓는 대신, 완성된 트랜지스터 두 개를 수직으로 쌓아 하나가 다른 하나 바로 위에 놓이도록 만듭니다. 하나는 N형이고 다른 하나는 P형입니다. 논리 회로를 구성할 때 필요한 두 종류의 트랜지스터입니다. IBM은 이들을 3차원으로 쌓고 엇갈리게 배치합니다.

⏱ 03:24여기에는 영리한 장점이 숨어 있습니다. 두 트랜지스터가 이제 서로 다른 층에 있으므로 기술자들은 각각에 다른 재료를 사용할 수 있습니다. 위쪽과 아래쪽 트랜지스터를 서로 독립적으로 조정해 하나는 순수한 성능에, 다른 하나는 전력 효율에 맞춰 최적화할 수 있다는 설명입니다. 이처럼 설계를 유연하게 할 수 있다는 점은 상당히 중요합니다. 모든 소자를 하나의 평면에 빽빽하게 몰아넣는 방식으로는 할 수 없는 일입니다.

⏱ 03:49“쌓는다는 건 알겠는데, 그게 왜 그렇게 어려운가?”라고 생각할 수 있습니다. 완성된 트랜지스터 바로 위에 두 번째 트랜지스터를 만드는 일은 간단해 보이지만 실제 칩 제조 과정을 살펴보면 다릅니다. 트랜지스터 제작에는 수백 단계가 필요하고, 그중 상당수는 매우 높은 온도에서 진행됩니다. 첫 번째 트랜지스터 위에 두 번째 것을 직접 만들려고 하면 그 열이 아래쪽 소자를 사실상 구워 버려 파괴합니다. 바로 이 함정 때문에 이 구상은 여러 해 동안 진전을 이루지 못했습니다.

⏱ 04:22IBM은 이 문제를 영리하게 우회했습니다. 같은 웨이퍼에 두 트랜지스터를 만들다가 먼저 만든 소자를 열로 손상시키는 대신, 완전히 별개의 웨이퍼 두 장에서 각각 제작을 끝냈습니다. 그런 다음 두 웨이퍼를 서로 접합합니다. 이 접합이 실제로 이루어지는 원리를 들여다보면 쉽게 믿기 어려울 만큼 놀랍습니다.

⏱ 04:41극도로 깨끗하고 원자 수준에서 매끄러운 두 표면을 맞닿게 하면, 표면들은 스스로 달라붙기 시작합니다. 이를 붙잡는 것이 반데르발스 힘(van der Waals forces)이라는 약한 원자 간 인력입니다. 도마뱀붙이가 유리창을 수직으로 기어오를 수 있게 하는 것과 기본적으로 같은 효과입니다. 그다음 전체를 가열하면 처음의 약한 결합이 영구적인 화학 결합으로 바뀝니다. 처음에는 별개였던 두 웨이퍼가 사실상 하나의 단단한 덩어리가 되는 것입니다.

⏱ 05:09IBM은 트랜지스터 사이에 매우 얇은 유전체층을 끼워 넣은 상태에서 이 작업을 수행합니다. 접합된 산화막의 두께를 30나노미터 미만으로 유지하는 것이 특징입니다. 이렇게 하면 층 자체가 전기적 동작을 망가뜨리지 않으면서도 두 트랜지스터를 가능한 한 가깝게 붙여 놓을 수 있습니다. 다만 이 공정을 실제로 맡은 기술자 입장에서 보면 두려운 부분도 있습니다. 이 접합 공정은 작은 실수도 용납하지 않습니다.

⏱ 05:35표면은 완벽하게 깨끗해야 합니다. 눈에 보이지 않을 만큼 작은 먼지 하나, 떠도는 입자 하나만 있어도 접합 전체가 실패합니다. 게다가 위쪽 트랜지스터가 아래쪽 트랜지스터와 정확히 맞아야 하므로 두 웨이퍼를 나노미터 정밀도로 정렬해야 합니다. 기회는 단 한 번입니다. 잘못 붙였다고 다시 떼어 내서 재시도할 수 없습니다. 허용 오차가 얼마나 엄격한지 읽었을 때 제 첫 반응은 솔직히 “이게 어떻게 단 한 번이라도 제대로 작동할 수 있을까?”였습니다.

⏱ 06:08이제 수치를 보겠습니다. 앞서 설명한 구조의 효과가 여기서 나타납니다. IBM은 자사의 2나노미터 칩과 비교할 때 나노스택이 최대 50% 높은 성능 또는 최대 70% 개선된 에너지 효율을 제공할 수 있다고 말합니다. 어느 쪽을 끌어올릴지 선택하는 것입니다. 조금 나아지는 정도가 아니라 한 번에 한 세대가 도약하는 수준입니다. 업계가 트랜지스터 개수만큼, 어쩌면 그보다 더 주목한 수치가 하나 더 있습니다. 바로 SRAM입니다.

⏱ 06:36SRAM은 칩 내부에서 논리 회로 바로 옆에 놓이는 고속 메모리입니다. 그동안 크기를 줄이기가 유난히 어려웠고, 사실상 미세화가 멈춘 상태였습니다. 10년 넘게 모두가 불평하면서도 해결하지 못한 병목으로 남아 있었습니다. IBM은 나노스택을 통해 SRAM을 40% 축소할 수 있다고 말합니다. 10여 년 만에 처음으로 실질적인 개선을 이뤘다는 것입니다. 이 분야를 계속 지켜본 사람이라면 이 수치 하나만으로도 얼마나 중요한 일인지 알 수 있을 것입니다.

⏱ 07:03그런데 많은 사람이 놓치는 부분이 있습니다. 핵심은 노트북 부팅 시간을 몇 초 줄이는 데 있지 않습니다. AI가 중요합니다. 대규모 AI 모델을 실행하면 놀랄 만큼 많은 에너지가 실제 계산 자체가 아니라 논리 회로와 메모리 사이에서 데이터를 주고받는 데 쓰입니다. 짧은 이동이라도 수십억 번, 또 수십억 번 반복되면 그 과정에서 전력이 조용히 소모됩니다. 음식값보다 배달비를 더 많이 내는 것에 비유할 수 있습니다.

⏱ 07:35적층은 이런 상황을 바꿉니다. 수직으로 쌓으면 데이터를 필요로 하는 논리 회로에 메모리를 물리적으로 훨씬 더 가까이 놓을 수 있습니다. 이동 거리가 짧아지면 낭비되는 에너지가 줄고 전력 1와트당 처리할 수 있는 일은 많아집니다. AI 데이터센터가 엄청난 전기를 소비하는 상황에서 이 비용을 줄이는 효과는 대단히 큽니다. AI 시대가 절실히 필요로 하는 종류의 칩이며, IBM이 AI와의 관련성을 강하게 강조하는 큰 이유도 여기에 있다고 생각합니다.

⏱ 08:06한 가지 덧붙이면, 쌓는다는 발상 자체가 완전히 새로운 것은 아닙니다. 카메라 센서와 고대역폭 메모리(HBM), 플래시 저장장치에서는 이미 쓰이고 있습니다. 여기서 정말 새롭다고 설명하는 부분은 IBM이 그 적층 방식을 트랜지스터 자체의 내부로 밀고 들어갔다는 점입니다. 이전에는 누구도 해내지 못했던 도약이라는 것입니다.

⏱ 08:25과장해서 전달하고 싶지는 않으므로 현실적인 상황도 이야기하겠습니다. 아직은 연구 시연 단계입니다. IBM은 실험실에서 작동한다는 것을 입증했습니다. 실제 동작하는 인버터를 만들었고 접합을 검증했으며, 이를 뒷받침하는 결과도 확보했습니다. 그러나 실험실에서 무언가를 입증하는 것과 수백만 개의 칩을 안정적으로 생산하는 것은 완전히 다른 세계입니다. 그 사이의 간극에서 많은 훌륭한 아이디어가 조용히 사라집니다.

⏱ 08:51성공 여부는 IBM 자체보다 장비 제조사에 더 크게 달려 있을지도 모릅니다. 이 정도 정밀도로 웨이퍼를 접합하려면 고도로 특수화된 장비가 필요합니다. 그런 장비를 만드는 EV그룹(EV Group)이나 도쿄일렉트론(Tokyo Electron) 같은 기업들이 나노스택의 실제 대량 출하 가능성을 좌우하는 핵심 역할을 하게 될 것입니다.

⏱ 09:10IBM은 뉴욕주 올버니 연구 거점에서 이 연구를 진행했으며, 도쿄일렉트론과 램리서치(Lam Research), 스크린(SCREEN) 등이 협력사로 참여했습니다. 또 이처럼 극도로 미세한 패턴을 인쇄하는 최첨단 장비인 ASML의 고개구수 극자외선 노광 장비(High-NA EUV) 한 대도 도입하고 있습니다. IBM은 빠르면 5년 안에 생산으로 이어질 경로가 보인다고 말합니다. 반도체 분야에서 5년은 아주 가까우면서도 동시에 아주 먼 시간처럼 느껴집니다. 그때까지 제대로 풀려야 할 일이 많습니다.

⏱ 09:44그렇다면 저는 이 일을 어떻게 볼까요? 단순히 과장된 기대감 때문이 아니라 실제로 흥미로운 변화라고 생각합니다. 수년 동안 사람들은 무어의 법칙에 사망 선고를 내리며, 이미 한계에 부딪혔으니 컴퓨팅 발전도 영구적으로 멈출 것이라고 주장해 왔습니다. 제가 나노스택을 높이 평가하는 이유는 질문 자체를 바꾸기 때문입니다. 트랜지스터를 얼마나 작게 만들 수 있느냐에서, 서로의 위에 얼마나 많이 쌓을 수 있느냐로 바뀝니다. 전혀 다른 경쟁이 시작되는 것이며, 그 안에는 앞으로 10년 더 발전할 여지가 숨어 있을 수 있습니다. 이는 대체로 IBM이 내다보는 전망이기도 합니다.

⏱ 10:22성공이 확실할까요? 결코 그렇지는 않습니다. 제조가 악몽 같은 난제가 될 수 있고, TSMC와 삼성전자, 인텔, 아이멕(imec) 같은 경쟁자들도 각자 적층 트랜지스터를 추구하고 있습니다. IBM만 이 경주에 뛰어든 것은 전혀 아닙니다. 그래도 작동하는 1나노미터 미만 칩을 최초로 시연했다는 것은 분명한 이정표이며, 여기에 담긴 아이디어가 10년 뒤 우리가 쓰는 기기의 내부 구조를 빚어 갈 것이라고 저는 생각합니다. 여러분은 이런 변화에 낙관적인가요, 아니면 이제 마침내 한계에 도달하고 있다고 보나요?