삼성·TSMC 협업 배경과 HBM4 베이스다이 공정 쟁점

HBM4에서 메모리 아래에 놓이는 베이스다이의 성능 요구가 높아지면서 파운드리 업체가 이를 맡게 된 배경을 정리한 대담이다. 핵심은 NVIDIA 주문형 HBM의 공정 배분, 삼성 파운드리의 GAA 2나노 전환과 수율 격차, 그리고 첨단 패키징과 IP 장벽이 맞물린 산업 구조다.

⏱ 00:00삼성전자와 TSMC가 HBM4 영역에서 협업하는 모습이 나타나면서, 두 회사가 라이벌이라는 기존 인식이 달라지고 있다는 문제 제기로 대담이 시작된다. HBM은 DRAM을 수직으로 적층하고 가장 아래에 연산을 담당하는 로직 칩, 즉 베이스다이를 두는 구조다.

과거 HBM3까지는 메모리 회사가 베이스다이와 코어다이를 직접 만들었지만, HBM4부터는 파운드리 업체가 베이스다이를 맡는 방향으로 바뀌었다.

⏱ 02:02HBM3와 HBM4는 모두 12단이 주류라 층수는 비슷하지만, 베이스다이가 처리하는 핀당 속도가 크게 달라진다. 자막 기준으로 HBM3는 약 10Gbps 수준이고 HBM4는 11Gbps 이상, 최대 11.7Gbps까지 올라간다.

핀은 베이스다이와 DRAM을 잇는 수직 신호 통로에 해당하며, 대표는 이를 아파트의 고속 엘리베이터에 비유했다. 엘리베이터 수는 HBM3의 1024개에서 HBM4에서 2048개로 두 배가 되는데, 회로 사이에 TSV 구멍을 뚫고 정렬을 맞추는 난이도가 그만큼 커진다는 설명이다.

⏱ 04:00엔비디아는 자사 시스템에 맞춘 주문형 HBM을 별도로 설계했다고 소개된다. 이 제품은 코어다이를 8단으로 쌓아 표준 12단보다 사양은 낮지만, 베이스다이 성능은 매우 높은 것이 특징이다. 자막에서는 표준 HBM4 베이스다이가 핀당 약 14Gbps, 주문형 베이스다이는 17~18Gbps 수준이라고 언급되며, 이 정도 성능은 메모리 회사가 직접 만들기 어렵다고 설명한다.

삼성은 파운드리 역량으로 이 주문에 참여를 신청했고, HBM4 베이스다이에 4나노 공정을 적용했다고 소개된다. SK하이닉스와 마이크론은 12나노급을 썼으며, SK하이닉스는 베이스다이를 TSMC에 맡긴 것으로 정리된다. 엔비디아 차세대 베이스다이는 TSMC 3나노 공정으로 발주되었다는 보도가 언급된다.

⏱ 05:53삼성 파운드리는 5나노와 4나노를 거쳐 3나노에 GAA 공정을 도입했지만, 발표자는 이를 실패로 보는 평가를 내놓는다. 자사 AP인 엑시노스도 3나노를 사실상 쓰지 않아 3나노 GAA 라인이 거의 없다는 설명이다. 이후 전영현 부회장이 DS 부문장으로 오면서 3나노를 건너뛰고 2나노 GAA로 방향을 바꿨고, 2나노는 성공해 엑시노스 2600과 테슬라 칩 수주로 이어졌다고 소개된다.

다만 최첨단 공정이라 수율이 약 60%에 머문다는 점이 문제로 지적된다. 반면 TSMC의 3나노 핀펫 베이스다이는 2022년 하반기에 나온 공정이라 수율이 안정적이어서, 엔비디아가 안정성을 택했다는 해석이다. 메모리는 코어다이 수율이 이미 낮아 베이스다이 수율까지 불안하면 최종 수율이 떨어지므로, 시스템 반도체보다 수율 민감도가 높다고 설명된다.

⏱ 08:40메모리 회사가 베이스다이까지 맡으면 메모리와 로직을 함께 갖춘 기업이 되어 가장 유리한 시나리오라고 언급된다. 삼성은 파운드리, HBM, 그리고 두 칩을 묶는 첨단 패키징 라인을 모두 갖고 있지만, GPU와 HBM을 실리콘 인터포저와 기판 위에 묶는 CoWoS 패키징은 TSMC가 사실상 독점하고 있어 삼성이 이를 아직 가져오지 못했다고 설명한다. SK하이닉스는 레거시 공정 위주라 첨단 파운드리 대안이 되기 어렵다는 점도 언급된다.

수율은 설계 역량과 많은 생산 경험이 쌓여야 올라가며, TSMC는 애플과 엔비디아 같은 고객과 설계 단계부터 공동으로 공정을 개발하는 구조를 갖고 있다는 설명이 이어진다.

⏱ 12:00파운드리 공정은 설계와 가공 과정 곳곳에 IP가 얽혀 있어, 후발 업체는 TSMC가 쌓아 둔 약 3만 개의 IP를 피해 우회 설계를 해야 하는 진입 장벽이 있다고 설명된다. 대표는 디스플레이 패널은 재료비 비중이 높은 반면, 고가 반도체는 재료비가 15% 수준이고 나머지는 IP 같은 무형 자산이라고 비유한다.

그래서 IP를 무시하고 만들면 특허 소송에 걸리기 쉬우며, 중국이 외부 판매보다 자국 중심으로 공정을 쓰는 배경도 이와 연결된다고 언급된다. 자막에서는 중국 특허 법원도 자국 기업 편을 들 가능성이 크다는 시각이 덧붙는다.

⏱ 14:00GAA는 트랜지스터를 스위치로 보고, 게이트가 전류를 확실히 차단하도록 채널을 여러 면으로 감싸는 구조라고 설명된다. 기존 핀펫은 세 면에서 제어해 미세화될수록 누설과 터널링이 커지는 한계가 있었고, GAA는 네 면을 감싸 이를 완화한다는 비유가 쓰였다. TSMC는 3나노까지 핀펫을 쓰고 2나노부터 GAA를 도입했으며, 인텔도 GAA를 쓰고 있다고 언급된다.

파운드리 경쟁에서 5나노 이하 첨단 공정을 양산하는 곳은 TSMC와 삼성 파운드리뿐이라는 점이 강조된다. 인텔은 외부 물량을 대규모로 받아 본 경험이 거의 없어 이론적 역량에 가깝고, 매출 대부분이 자사 물량이라는 설명이다.